⑩日本国特許庁(JP)

⑩特許出願公開

平4-52741 ⑫公開特許公報(A)

®Int. Cl. 5

識別配号

庁内整理番号

@公開 平成4年(1992)2月20日

G 06 F 12/08 12/12 M Α

7232 - 5B7232-5B

審査請求 未請求 請求項の数 7 (全10頁)

キヤツシユメモリ装置 60発明の名称

> 创特 頤 平2-155776

願 平2(1990)6月14日 23出

Ш @発 明 者

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合

研究所内

健 二 111 @発 明 老

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合

研究所内

該 @発 睭 老

光 男 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合

研究所内

株式会社東芝 **创出願人**

神奈川県川崎市幸区堀川町72番地

四代 理 人 弁理士 鈴江 武彦

外3名

1. 発明の名称

2. 特許請求の範囲

プロセッサと主記憶装置との間にキャッシ ュメモリを設けてなるキャッシュメモリ装置にお いて、

前記プロセッサは、キャッシュメモリをアクセ スする命令に伴って、キャッシュメモリの先行ロ - ドを指示する命令と指示しない命令とを持ち、 上記先行ロードを指示する命令と共にキャッシュ メモリをアクセスする際、先行ロードが指示され ていることを前記キャッシュメモリに通知する手 段を備え、

前記キャッシュメモリは、先行ロードを指示す る命令と共にアクセスされたとき、前記プロセッ サがアクセスすると予測されるアドレスのデータ を前記主記憶装置からキャッシュメモリに先行口 ードすることを特徴とするキャッシュメモリ装置。 (2) キャッシュメモリは、先行ロードを行うか

否かを指示するモード情報を保持する手段を構え、 先行ロードを指示する命令と共にアクセスされた とき、上記保持されたモード情報に従って主記憶 装置からキャッシュメモりへの先行ロードを行う か否かを決定することを特徴とする請求項(1) に 記載のキャッシュメモリ装置。

- (3) キャッシュメモリは、先行ロードの対象と なるアドレス範囲の情報を保持する手段を備え、 先行ロードを指示する命令と共にアクセスされた とき、予測したアドレスが上記保持されたアドレ ス鉱囲内にあるときにだけ、主記憶装置からキャ ッシュメモリへの先行ロードを行うことを特徴と する請求項(1) に記載のキャッシュメモリ装置。
- (4) 主記憶装置からキャッシュメモリに先行口 ードするデータのアドレスは、プロセッサがアク セスするアドレスに基づいて予測されることを特 做とする請求項(1) に記載のキャッシュメモリ数
- (5) 先行ロードを指示する命令は、そのオペラ ンドにポインタとオフセット値を持ち、プロセッ

サは上記ポインタにより示されるアドレスにアクセスする感、前記オフセット値をキャッシュメモリに通知する手段を備え、キャッシュメモリは前記命令によりアクセスされたアドレスに前記オフセット値を加えたアドレスを予測アドレスとして先行ロードを行うことを特徴とする請求項(1) に記載のキャッシュメモリ装置。

- (B) キャッシュメモリは、メモリ領域を分割してなる複数のウェイを備え、これらのウェイの中の予め定められたウェイに対してのみデータの先行ロードを行うことを特徴とする請求項(1) に記載のキャッシュメモリ装置。
- (1) キャッシュメモリは、先行ロードしたデータがアクセスされたか否かの情報を保持する手段をキャッシュブロック毎に持ち、この保持情報に従って先行ロードに伴うデータの追い出しを行うキャッシュブロックを決定することを特徴とする請求項(1) に記載のキャッシュメモリ装置。

即ち、プロセッサにおけるサイクルタイムの短縮化とアーキチクチァ技術の進歩に伴うプロセッサの処理能力の向上により、今までスーパーコンピュータで処理されていた問題、例えば極めて大きな行列演算処理をマイクロプロセッサを用いて処理することが確々試みられるようになってきた。

3. 発明の詳細な説明 [発明の目的]

(産業上の利用分野)

本発明はプロセッサと主記憶装置との間にキャッシュメモリを設けてメモリアクセスの高速化を図ったキャッシュメモリ装置に関する。

(従来の技術)

このような不具合を解消するべく、従来、キャッシュミスが発生したとうず、その次をデータンロックのデータまでを一括してメモリのは接てクラッシュメモリに転送したが考えるとなりたいがあるとなりになった。だけに 大量にキャッシュメモリに 転送 か 限 の に 仮 会 上、キャッシュメモリの に 仮 会 か に な と 、 キャッシュメモリの に 仮 会 か に れ て

特開平4-52741 (3)

いる為、実際に必要とされるデータがキャッシュ メモリから不本意に追い出されてしまうと云う不 具合が生じ曷かった。

(発明が解決しようとする課題)

本発明はこのような事情を考慮してなされたも ので、その目的とするところは、プロセッサが将っ

と予測されるアドレスを求め、この予測されたアドレスのデータを前記主配佐装置からキャッシュ メモリに先行ロードするようにしたことを特徴と するものである。

またキャッシュメモリに、先行ロードを行うか 否かを指示するモード情報を保持する手段を設け、 先行ロードを指示する命令と共にアクセスされた とき、上記保持されたモード情報に従って主記値 装置からキャッシュメモリへの先行ロードを行う か否かを決定するようにしたことを特徴とするも のである。

更にはキャッシュメモリに、先行ロードの対象となるアドレス範囲の情報を保持する手段を設け、 予測したアドレスが上記保持されたアドレス範囲 内にあるときにだけ、主記憶装置からキャッシュ メモリへの先行ロードを行うようにしたことを特 後とするものである。

(作用)

本発明によれば、プロセッサから先行ロード を指示する命令が与えられたとき、キャッシュメ 来にアクセスすると予測されるデータを予め効率的にキャッシュメモリに転送しておき、これによって頻繁に生じるメモリアクセスに対するキャッシュミスの発生を抑えることで、プロセッサの処理効率を十分高めることを可能とするキャッシュメモリ装置を提供することにある。

[発明の構成]

(課題を解決するための手段)

本発明に係るキャッシュメモリ装置は、プロセッサにキャッシュメモリをアクセスする命令に伴って、キャッシュメモリの先行ロードを指示する命令とを準備し、上記先行ロードを指示する命令と共にキャッシュメモリをアクセスする際、先行ロードが指示されていることを記プロセッサからキャッシュメモリに通知するようにし、

前記キャッシュメモリでは、先行ロードを指示する命令と共にアクセスされたとき、例えば上記 先行ロードを指示する命令がアクセスするアドレスに基づいて前記プロセッサが将来アクセスする

モリではその命令から予測されるアドレスのデー タを主記憶装置から先行ロードするので、例えば 大きな配列データをシーケンシャルにアクセスす るような場合、プロセッサが次にアクセスすると 予想されるアドレスのデータを次々とキャッシュ メモリに先行ロードしておくことが可能となる。 従ってプロセッサが実際にそのアドレスのデータ が必要となった時点には常にそのデータをキャッ シュメモリに保持しておくことが可能となる。し かも将来的に必要であると予測されるデータだけ を効果的にキャッシュメモリに予め転送しておく ことが可能となる。この結果、キャッシュミスの 発生を大幅に低減すること、つまりキャッシュメ モリに対するヒット車を高めることが可能となり、 キャッシュメモリの機能、およびプロセッサの処 理能力を十分に発揮させることが可能となる。

(実施例)

以下、図面を参照して本発明の実施例に係る キャッシュメモリ装置について説明する。

第1図は実施例装置の概略構成図で、 1は入力

....

特閒平4-52741 (4)

されたプログラムを実行するプロセッサ、 2は各種データを格納した主記憶装置(メインメモリ)、 8は上記プロセッサ1 と主記憶装置 2 との間に设けられたキャッシュメモリである。このキャッシュメモリ3 は高速動作する小容量のメモリ部 3 aとこのメモリ制御部 8 bとからなる。このメモリ部 3 aに前記主記憶装置 2 に記憶されている各種データの一部が、例えばプロック単位でコピーされて格納される。

この第1図に示す如く構成されるキャッシュメモリ 数置は、基本的には プロセッサ1 がプロー は で の 変 行過程において き 、 キャッシュメモリ 3 では そ ヤッシュメモリ 3 では そ の メモリ 新 の の が アクセス したアドレス の の データが メモリ 部 8 aに 該当データが存在するの アクセス した場合)、 前記プロセッサ1 からのアクセス した場合)、 前記プロセッサ1 からのアクセス

ュミスした場合には、該当アドレスのデータを主記憶装置 2 から転送した後にメモリアクセスに応える必要があるので、その間、プロセッサ1 での処理実行が待たされることになる。

ここでこの実施例袋置が特徴とするところは、 プロセッサ1がキャッシュメモリ3をアクセスする命令として、通常のリード/ライト要求ににキャッシュメモリ3へのデータの先行ロードを指示するのかっか合とが準備され、この先行ロードを指示するの合によりキャッシュメモリ3をアクセスする数、プロセッサ1は先行ロードが指示されているるとで備えている点にある。

即ち、プロセッサ」における機械語コードを生成するコンパイラは、例えばプログラム中で配列 データをシーケンシャルにアクセスする部分が見出されたとき、通常のメモリアクセス命令に代えて、本来のメモリアクセスと同時にキャッシュデータの先行ロードを指示する命令を生成する機能 求に応えて該当アドレスのデータの統み出し、、または該当アドレスへのデータの書き込みを行う。 またメモリ部3aに該当データが存在しない場合 (キャッシュミスした場合)には、キャッシュメ モリ3 は主記憶装置2 をアクセスして該当アドレスのデータを、例えばそのデータを含むデータン ロックを単位として主記憶装置2 からキャッシュメモリ3 の前記メモリ部3aに転送した後、前記プロセッサ1 からのメモリアクセスに応える。

尚、この主記憶装置 2 からの新たなデータブロックの転送時には、既にキャッシュメモリ 3 (メモリ部 3 a)に格納されているデータの一部が、例えば古いものから順にデータブロック単位で追い出される。

このように構成されたキャッシュメモリ装置にあっては、プロセッサ1からのメモリアクセスに対してキャッシュヒットした場合には、主記低装置2を一々アクセスするよりも遅かに高速にメモリアクセスを実現し、高速にデータのリード/ライトを行うことが可能となる。また逆にキャッシ

を備えている。そしてこの先行ロードを指示するメモリアクセス命令を用いてキャッシュメモリ 3 をアクセスする際、プロセッサ」は先行ロード制御線 P L をアクティブにし、その旨(先行ロードを指示する命令であること)をキャッシュメモリ 3 に通知するものとなっている。

特閒平4-52741 (5)

ッシュ動作する。そしてこの本来のメモリアクセスに対するキャッシュ動作を実行した後、、或いはこのメモリアクセス動作と並行して前記プロセッサ1から与えられた命令に基づいて前記プロセッサ1が将来アクセスすると予測されるアドレスのデータを前記主記憶装置2からのデータの先行ロードは、例えば予測されたアドレスのデータを含むデータフロックのデータを1単位として前記メモリ部3aに転送することによりなされる。

しているのに対し、本発明では上記先行ロードを 指示する命令が与えられたときにだけ先行ロード の制御を行う点にある。つまりプロセッサ1 から キャッシュメモリ 8 に対して先行ロードを指示す るメモリアクセス命令を与えるか、或いは先行ロ ードを指示しないメモリアクセス命令を与えるか によってキャッシュメモリ 8 における先行ロード を制御するようにしている点で従来考えられてい た先行ロードの方式とは本質的に異なっている。

しかもこのような先行ロードを指示する命令がプロセッサ1から与えられたとき、キャッシュメモリ3では、前述したレジスタに保持されている先行ロード制御の為の情報を用いて、指示された先行ロードを実行するか否かをキャッシュメモリ3自体で制御している点を従来考えられていた先行ロードの方式と全く異にしている。

即ち、この実施例装置では、先行ロードを指示する命令が与えられたとき、先ず前記レジスタのピットフィールドINH のインヒピット情報に従い、上記先行ロードを指示する命令をインヒピットす

アドレスのフィールドだけが示されるが、アドレス範囲としては2つ以上分散して指定するようにすることもできる。この場合には、第1の先頭アドレスと第1の最終アドレス、第2の先頭アドレスと第2の最終アドレス、……と云うように、個々のアドレス範囲をそれぞれ指定し得るようなフィールド構成としておけば良い。

しかして最も単純な先行ロードすべきアドレスの予測は、例えばメモリアクセス命令によってアクセスされたアドレスのデータが含まれるデータブロックの次のデータブロックを指定するアドレスを予測値とする方式である。

ここで従来考えられていたデータの先行ロードと本質的に異なる点は、従来装置にあってた先行ロードを指示する命令と先行ロードを指示する命令と先行ロードを指示しない命令との2種類がなく、一般的なメモリアクセス命令(本発明における先行ロードを指示しない命令)が与えられたときに無条件にそのアクセスされたアドレスのデータを含むデータブロックの次のデータブロックを先行ロード

る。そしてその命令がインヒピットされないとき、 次に前記先行ロードを許可するアドレス範囲の情 報に従い、先行ロードしようとするデータ(デー タブロック)のアドレスが許可範囲内にあるか否 かを調べる。このようにしてアクセス要求のあっ た命令から予測される先行ロードの対象となるア ドレスがレジスタに保持された先行ロード許可ア ドレス範囲内にあることが確認されたとき、メモ リ制御部 8bは主記憶装置 2 をアクセスし、その予 測されたアドレスのデータを含むデータブロック ·をキャッシュメモリ8 に転送し、前記メモリ邸3a に格納する。このような予測アドレスに基づく主 記憶装置2からのデータブロックのキャッシュメ モリ3 への転送により、プロセッサ1 が将来アク セスすると予測されるアドレスのデータが先行口 ードされることになる。

尚、このようなキャッシュメモリ 3 への主記 個 装置 2 からのデータの先行ロードは、基本的には プロセッサ 1 における命令の実行とは独立に、換 含すればプロセッサ 1 での命令実行と並行して行 われる。然し乍ら、キャッシュメモリ3における
先行ロードの実行中にプロセッサ1から次のクセス
がキャッシュを分からえられ、そのメモリアクセス
がキャッシュを行ったような場合には、キャッシュを行った。
まないが望まといい。そりますのはまするようなといい。
まなが、多少キャッシュメモリ3としてのはより
なが、多少キャッシュメモリ3としていない
がモスに対した
たけロードを実行するようにすれば良

しかしキャッシュメモリ3にアクセスポートを2つ設けておき、プロセッサ1がキャッシュメモリ3をアクセス中でも、先に予測されたアドレスのデーブロックの先行ロードを上記アクセスに並行して行い得るようにしておけば、プロセッサ1の処理動作(メモリアクセス動作)とは全く独立にメモリアクセス命令に基づいて予測したアドレ

うにしても良い。

また或いは、メモリアクセスに伴ってデータの 先行ロードを行う命令を複数種類設してその命令 を複数を利用してその命令 の種類をキャッシュメモリ3では、命令の種類 る。そしてキャッシュメモリ3では、命令の種類 る。そしてキャッシュメモリ3では、命令の種類 をにその最後のアクセスアドレスを保持しておれた アドレスとその命令について保持されている最分 アクセスアドレスに加えて予測アドレスを 水めるようにしても良い。

つまり先にアクセスされたアドレスと、現在アクセスされたアドレスとの差分を現アクセスの充分を現アクセスのたけ、 レスに加えたアドレスを予測値としてデータの先行ロードを行うようにしても良い。このようにして でプロセッサーが将来アクセスすると予測される アドレスを予測する場合であっても、前述のアドレスを予測する場合であっても、前域のアドレスがのよいには、アドレスを行口ード許可領域のアドレス範囲に対する判定を行った上で先行ロードを行 スのデータブロックの先行ロードを行うことが可能となる。

但し、上述したようにキャッシュメモリ3が2つのアクセスポートを確えている場合であっても、例えばデータブロックの先行ロードを実行している期間に新たなキャッシュミスが発生し、これによってデータブロックの入れ替えが必要とは、一旦、上記データブロックの人れ替えが終了した後、データブロックの先行ロードを表が必要があることは云うまでもない。

ところで先行ロードするデータのアドレスを予測する方式として、前述したようにアクセス 要求のあったアドレスのデータを含むデータブロックの次のデータブロックのアドレスを予測値として求めることのみならず、例えばキャッシュメモリ3にてページ単位で最後にアクセスしたアドレスを保持しておき、このアドレスと新たなアクセスアドレスに加えて、これを予測アドレス値とするよ

えば良いことは勿論のことである。

かくしてこのように構成された本実施例装置に よれば、例えば第3図にキャッシュメモリ3から プロセッサ1 に次々とデータをロードする場合の システム的な動作の流れを示すように、先行ロー ドを指示する命令を用いてキャッシュメモリ 8 を アクセスすると、その指示に従ってアクセスされ た命令に基づいて予測されたアドレスのデータが 次々と先行ロードされる。具体的には、A番地を アクセスし、キャッシュミスした場合にはA番地 のデータを主記憶装置2から転送し上記アクセス 要求に応えた後、上記アクセスされたA番地から 予測されるB番地のデータの先行ロードが行われ る。その後、先行ロードを指示する命令を用いて B番地がアクセスされると、このB番地のデータ が先行ロードされていることからキャッシュヒッ トし、B番地のデータがキャッシュメモリるから プロセッサ1に直接的に読み込まれる。このとき、 キャッシュメモリ3 は上記B番地から次にアクセ スされると予測されるC番地のデータを主記憶装

特別平4-52741 (プ)

置2 から先行ロードする。このような先行ロードを告げい、次々と先行ロードするのような先行ロードをおかった。このような先行ロードをおかった。次々と先行ロードするのデータを先行ロードしておくことにより、実際セスしたとき、そのアドレスのデータをキャッシュメモリ8に保持しておくことが可能となる。

尚、先行ロードを指示する命令を用いてメモリアクセスがなされたとき、第3図に示すようにD番地がアクセスされ、このD番地から予測されたアドレスが前述した先行ロード許可領域のアドレス範囲外となった場合には、当該予測アドレスの先行ロードは行われない。

ところでキャッシュメモリ 8 に予測アドレスのデータを先行ロードする場合、何等かの形で既にキャッシュメモリ 8 に格納されているデータの一部を追い出すことが必要である。このデータの追い出しは基本的には、古いデータから順に追い出

このようにして先行ロードの対象となるウェイを限定して予測アドレスのデータの先行ロードを行うようにすれば、データの先行ロードにより効果が期待される配列データ以外のデータについては、そのままキャッシュメモリ8に残したまま、配列データの間でだけデータの追い出しと先行ロ

すことによりなされるが、単純に古いデータから 頤に追い出すと不具合が発生することがある。

例えば通常の配列計算を行うプログラムでは、 配列データに対する演算を行うループ内で数データ も、配列データのみならずそれの変数に記 に対するアクセスが多々行われる。また上でに では配列データ以外のデータに対するアク セスが殆どである。従っての記したデーター クの先行ロードを大規模な配列データに対すって った場合、上述した配列データ以外のデータが 本窓に次々と追い出して に次々と追い出る。

このような不具合に対処するには、例えばキャッシュメモリ3(メモリ部3a)のメモリ空間を複数の領域に分割して複数のウェイを構成し、これらのウェイ毎にデータの先行ロードを制御するようにすれば良い。具体的には、例えばウェイ [0]からウェイ [3]の4つのウェイにキャッシュメモリ空間を分割し、その中のウェイ [0]からウェイ [2]だけを先行ロードの対象として制限を

ードとを実行することが可能となる。つまり必要なデータを不本意にキャッシュメモリ3から追い出すことなしに、プロセッサ!が将来アクセスすると予測されるアドレスのデータ(データブロック)を効果的に先行ロードすることが可能となる。

さて本発明は次のようにして実施することも可能である。前述した実施例では、プロセッサ1 か

特閒平4-52741 (8)

ら先行ロードを指示する命令が与えられたとき、 先行ロード制御線PLを用いてキャッシュメモリ 3 にその旨を通知するようにしたが、将来アクセ スすると予測されるデータブロックのアドレス予 測の為の付加情報(予測情報)を前記アクセス命 令と共にキャッシュメモリに与えるようにしても 良い。

例えば第4 図に示すように命令コードと共に、 その命令のオペランド情報としてソースを報告、ポインタ、オフセット値を予測情報。この命令フォーマットは、例えばポインタの値をアレスを行い、且つ同時に上記ポインタの値をオフセット値だけ順次インクリメントする命令機能を報ね備える。

このような機能を持つ命令は、データブロックの先行ロード機能を備えていなくても有効な命令であり、或る意味では多くの計算機で一般的にサポートされている命令形態である。 しかしてこのような命令は、スタックアクセスや配列アクセス

が多く、インクリメントされたポインタの値に対して近いアドレスを、 将来プロセッサ! がアクセスする確率が高い場合に多く用いられる。 従ってこのような命令を用いて先行ロードを指示し、プロセッサ! によりインクリメントされたポインタの値を予測アドレスとすれば、先行ロードするデータのアドレスとしての的中率は極めて高くなる。

て順次役定していくようにすることも可能である。 このようなアドレス制御を行えば、 先行ロード を指示する命令をキャッシュメモリ 3 に与えるだけで、プロセッサ 1 では次々とメモリアクセスの アドレス指定を行い、 キャッシュメモリ 3 ではモ のメモリアクセスに先立って該当アドレスのデー タを次々に先行ロードしていくことが可能となる。

尚、ソフトウェアの互換性がさほど問題とならないような場合には、前述した命令とは別に先行ロードを行う為のアドレス情報を生成するためのオペランドを準備しておくようにすれば良い。

かくして上述した本発明の実施例に示されるよ

うに、本発明によればコンパイラがデータブロックの先行ロードを実行したほうがメモリアクセスに対する効果が高いと判断した場合にのみ、プロセッサ1からキャッシュメモリ3に対して先行ロードを指示する命令を与え、この先行ロードを指示する命令が与えられた場合にだけキャッシュメモリ3は本来のメモリアクセスのアドレスに基づいて予測されるアドレスのデータを先行ロードする。

特閒平4-52741 (9)

は、キャッシュミスの発生を殆ど等に抑え、キャッシュメモリ3の効果を十分に引き出してプロセッサ1 での処理効率を効果的に高めることが可能となる。

ちなみに従来のように、メモリアクセスがあっ たとき、そのアクセスされたアドレスのデータブ ロックと共に次のデープロックまでをその都度ー 括してキャッシュメモリに転送する方式では、不 必要なデータや遠い将来にしか必要としないデー タまでが先行ロードされてしまうと云う問題があ る。つまり従来の先行ロード方式は、単にアクセ スされたデータを基準としてキャッシュメモリに 転送するデータの餌を広げているに過ぎないと云 える。この結果、不必要なデータの先行ロードに 伴い、キャッシュメモリ3 から必要なデータブロ ックが追い出されてしまうことが否めず、キャッ シュに対するヒット串の向上が期待できないと云 う問題がある。しかもデータブロックの先行ロー ドがキャッシュミスをトリガとして行われるだけ なので、例えば一次元の配列データを単位シーケ

この点、本発明にあっては、配列データをシーケンシャルにアクセスするような場合にだけ先行ロードを指示する命令を用いてメモリアクセスし、そのメモリアクセスがヒットするかキャッシュミスするかに拘らず、アクセスされた命令に基づいて予測されるアドレスのデータを先行ロードする

ので、そのヒット率を効果的に高めることができ

ると云う実用上多大なる効果が奏せられる。

ンシャルにアクセスするような場合、2データブ

ロックに1回しかその先行ロードが行われないこ

とになる。このことは、キャッシュのヒット車の

向上をさほど望めないことを意味する。

尚、本発明は上述した実施例に限定されるものではない。例えばキャッシュメモリ3に設定するインとピットの情報は、キャッシュメモリ3の内部状態等に応じて設定すれば良いものである。また先行ロードを許可するアドレス範囲についても、例えば主記憶装置2に記憶されているデータのメモリマップ情報等に応じて定めれば良い。

またキャッシュプロック単位に先行ロードされ

たキャッシュプロックが実際にアクセスされたかの子のかを示すフラグを設け、或るデータプロックを追い出す必要がある場合、上記フラグ情報に従ってテータの追い出しを行うデータプロックを決定するようにすることも可能である。また同時で高めて、どのウェイからデータブロックの追い出しを行うかを決定するようにすることも可能である。

更にはメモリアクセスされたアドレスに基づく 先行ロードの対象とするアドレスの予測について も、前述したポインタとオフセット値を用いるこ とのみならず、例えば配列データの構造に基づい て予測決定するようにすることも可能である。そ の他、本発明はその要旨を逸脱しない範囲で種々 変形して実施することができる。

[発明の効果]

以上説明したように本発明によれば、メモリアクセスするデータの内容に応じて、先行ロード を指示する命令と先行ロードを指示しない命令と

4. 図面の簡単な説明

図は本発明の一実施例に係るキャッシュメモリ装置について示すもので、第1図は実施例装置の概略構成図、第2図は実施例装置のキャッシュメモリに取けられる先行ロード制御の為のレジス

夕格納情報を示す図、第3図は実施例袋園の効果を説明するためのシステム的な処理の流れを示す図、第4図は先行ロードするデータブロックのアドレスを予測する為の予測情報の構成例を示す図である。

1… プロセッサ、 2… 主記憶装置、 3… キャッシュメモリ、8a… メモリ部、3b… メモリ 制御部。

出願人代理人 弁理士 鋡 江 武 彦


第1回

INH 先行O-ド許可領域 先行O-ド許可領域 先限7FLX 最終7FLX

第 2 図

命令コード ソースレンスタ ポインタ オフセッド

第 4 図



第 3 図

【公報種別】特許法第17条の2の規定による補正の掲載 【部門区分】第6部門第3区分 【発行日】平成10年(1998)12月18日

【公開番号】特開平4-52741 【公開日】平成4年(1992)2月20日 【年通号数】公開特許公報4-528 【出願番号】特願平2-155776 【国際特許分類第6版】

G06F 12/08 12/12

[FI]

G06F 12/08

М

12/12

Α

P. M. T. W.

¥41,9 ¥8. 143 H

特許疗長官 克井 梅光 第

1. 事件の表示

特級平2~155776号

特许庁 3.6.13 此 可 知

2. 発見の名称

キャッシュメモリ敦重ねよびプロセッタ

3. 福正モする者 単作との関係 特 許 出 顧 人

(201) 株式会社 東 之

4. 代 雅 人

用双路千代田区曾的图 3 丁目 7 年 2 中的 東 內 片面 件 市 本 西 所 的 T100 电图 0 8 (3502) 3 1 8 1 (大尺型) (58 (7) 內理士 岭 江 宋 正 正正正

- 5. ERMI
- 5. 補正により基少する糖水項の数 4
- 1. 韓正対象審奨各 (1) 明知者

- 6. 保正对象项目名
- (1) 発明の名称
- (2)特許的東の転型
- (3)発明の単細な関係
- 9、韓正の内容
- (1) 発恩の名称を「キャッシュメモリ放星およびプロセッサ」と訂正する。
- (2) 特許技术の復讐の記載を引載の通り訂正する。
- (3) 明和書数4頁部5行の「キャッシュメモリ発電」を「キャッシュメモリ 教産およびおよびキャッシュメモリ製産にアータの転送を表示するプロセッチ」 と打正する。
- (4) 別報音第8頁第5行一第6行の「キャッシュメモリ鉄匠を最高すること にある。」を「キャッシュメモリ数置およびキャッシュメモリ鉄匠にデータの転送を試索するプロセッサを提供することである。」と打正する。
- (5) 明報書第9頁第17行の数に下記の記載を挿入する。

配また、本典明はキャッシュメモリ弦鹿に対してデータの転送を美水するプロセ また、本典明はキャッシュメモリ弦鹿に対してデータの転送を美水するプロセ フサにおいて、キャッシュメモリ弦鹿のキャッシュメモリモアクセスする命令と ともに、本記性機能から減キャッシュメモリに示定のデーナモ欠行ロードする命 令を支付することを特殊とするものである。

特開平4-52741

2. 特許調求の影響

- (1) プロセッチと主記憶改革との間に扱けられるキャッシュメモリ製費において、
- 第記プロセッナからの免行ロードを始於する命令により免行ロードが意味された場合に、就記プロセッサがアクセスすると予問されるアドレスのデータを前記 主記憶波度からの免行ロードによりキャッシュメモリに長時することを特徴とす るキャッシュノモリ製品。
- (8) プロセッサと京記憶数量との間に続けられるキャッシュメモリ数値にお いて、
- 先行ロードの対象となるアドレス範囲O信仰を保持する平放と、
- 解記プロセッチからの支行ロードも指示する命令により先行ロードが指示され た場合に、解記プロセッチがアクセスするアドレスモラ親する手及と、
- この手吹により予問されたアドレスが良配アドレス取扱内にある場合に、貸む データも窃記主配位映表からの表行ロードによりキャッシュメモリに保持する学 象とも考えたことを対象とするキャッシュメモリ被握。
- (3) キャッシュメモリ製匠に対してデータの転送を要求するプロセッサにおいて、
- 新記キャッシュメモリ設置のキャッシュメモリモアクセスする命令とともに、 な記憶発置から数キャッシュメモリに系定のデータモ先行ロードする命令を実行 することを特徴とするプロセッタ。

出现人代证人 弁理士 岭红试定